Entwurf eingebetteter Systeme mit Digitallogik

Entwurf eingebetteter Systeme mit Digitallogik

Vorlesung

ECTS: 6
VAK 03-ME-712.05
Kategorie: V+Ü, 4 SWS
Veranstalter: Dr. Stefan Bosse

Inhalt der Veranstaltung

Einführung in den Hardware- und Systementwurf mit anwendungsspezifisch konfigurierbarer Digitallogik mittels VHDL-Synthese und deren Anwendungen. Hardware-Synthese ist ein automatischer Prozeß, um aus einer Verhaltens- und Strukturbeschreibung logische Schaltungen und Netzlisten zu erhalten, die direkt technologisch umsetzbar sind. Die verwendete Hardware-Beschreibungssprache sollte dabei unabhängig von der Zieltechnologie sein. Beim Hardware-Entwurf spielen System-On-Chip Architektur und Modellierungs-Methoden eine wesentliche Rolle.

  1. Motivation und Einführung
    1. Einsatz und Grenzen von klassischen Mikroprozessoren in der digitalen Signalverarbeitung
    2. Digitale Signalverarbeitung und Anwendungen
    3. Daten- und Kontrollfluß in der digitalen Signalverarbeitung
    4. Sequentielle Systeme und Parallelität
    5. Vorteile von benutzerdefinierten parallelen Systemen
    6. Konfigurierbare Prozessoren als Alternative
    7. Zustandsautomaten und Register-Transfer-Logik
  2. Einführung in Grundlagen der Digitallogik und Boolesche Algebra
    1. Logische Grundfunktionen und technische Umsetzung
    2. Transistorlogik
    3. Boolesche Algebra, Normalformen und Logikminimierung
    4. KV-Diagramme und Verfahren nach Quine und McCluskey
    5. Kombinatorische Logik – Arithmetische Funktionen
  3. “Programmierbare” Logikbausteine: Einzelgatter, GAL, PAL, CPLD, FPGA, ASIC
  4. Einfache Digitalsysteme mit kombinatorischer Logik
  5. Register-Transfer basierte sequentielle Systeme
  6. Zustandsautomaten: ihre Anwendung und Realisierung
  7. Einführung in VHDL (parallel zu obigen Inhalten)
    • Schnittstellenbeschreibung
    • Architektur
    • Konfiguration
    • Datenobjekte, Kontrollelemente
  8. Grundlagen der Digitallogiksynthese und Syntheseverfahren
  9. Ebenen beim Digitalelektronik-Entwurf
    • Systemebene
    • Algorithmische Ebene
    • Register-Transfer-Ebene
    • Logikebene
    • Schaltkreisebene

Leave a Reply

Your email address will not be published. Required fields are marked *

*


*

You may use these HTML tags and attributes: <a href="" title=""> <abbr title=""> <acronym title=""> <b> <blockquote cite=""> <cite> <code> <del datetime=""> <em> <i> <q cite=""> <strike> <strong>